IT之家 5 月 26 日消息，傳統(tǒng)半導(dǎo)體芯片性能主要取決于多層晶體管的密集堆疊，如今隨著新興的人工智能，發(fā)展計(jì)算機(jī)芯片所需要的成分越發(fā)高昂。
麻省理工學(xué)院（MIT）華裔科學(xué)家朱家迪領(lǐng)軍的原子級(jí)晶體管研究于 4 月取得突破，該項(xiàng)目采用氣象沉淀逐層堆疊工藝生產(chǎn)，不再需要使用光刻機(jī)，即可生產(chǎn)出一納米甚至以下制程的芯片。這將使計(jì)算機(jī)的尺寸縮小到只有目前的千分之一大小，且功耗也只有目前的千分之一。
▲圖源 MIT 網(wǎng)站
新晶體管只有大約三個(gè)原子的厚度，因此堆疊起來可以制造成本更低，性能更強(qiáng)大的芯片。麻省理工學(xué)院的研究人員也因此開發(fā)了一種新技術(shù)，可以直接在完全制造的硅芯片上有效且高效地“生長”金屬二硫化物 (TMD) 材料層，以實(shí)現(xiàn)芯片晶體管更密集的集成性。
由于芯片制造過程通常需要大約 600 攝氏度的溫度，而硅晶體管和電路在加熱到 400 攝氏度以上時(shí)可能會(huì)損壞，因此將晶體管材料直接“生長”到硅晶圓上是一項(xiàng)重大挑戰(zhàn)。
現(xiàn)在，麻省理工學(xué)院研究人員的跨學(xué)科團(tuán)隊(duì)已經(jīng)開發(fā)出一種不會(huì)損壞芯片的低溫“生長”工藝。該技術(shù)允許將二維半導(dǎo)體晶體管直接集成在標(biāo)準(zhǔn)硅電路之中。
新技術(shù)還能夠顯著減少生長這些材料所需的時(shí)間。以前的方法需要超過一天的時(shí)間來制造芯片用的單層二維材料，而新方法可以在不到一個(gè)小時(shí)的時(shí)間內(nèi)在整個(gè) 8 英寸晶圓上“生長”出均勻的金屬二硫化物 (TMD) 材料層。
IT之家認(rèn)為，如若這項(xiàng)新技術(shù)正式落地，可以大幅降低當(dāng)下芯片的成本，從而降低整個(gè)硬件市場(chǎng)的價(jià)格。
