IT之家 6 月 5 日消息，在下周的 VLSI 研討會上，英特爾將發(fā)表三篇備受期待的論文，其中之一便是即將推出的 PowerVia 芯片背面供電技術的進展。
英特爾接下來將推出兩種關鍵技術：全環(huán)柵晶體管 RibbonFET 技術和 PowerVia，這將作為英特爾對光刻行業(yè)的一記組合拳，而且英特爾也認為這將是幫助它們重返晶圓廠領導地位的關鍵。
據(jù)介紹，英特爾是行業(yè)內(nèi)首家在類似測試芯片的產(chǎn)品上實現(xiàn)背側供電技術的公司，有望推動計算進入下一個時代。
簡單來說，PowerVia 可以更好地利用芯片背部，將于 2024 年上半年在 Intel 20A 工藝節(jié)點中率先亮相（首發(fā)產(chǎn)品即 Arrow Lake）。它可通過將電源布線移至晶圓背面來解決芯片微縮過程中日益嚴重的互連瓶頸問題。
“PowerVia 是我們積極的‘四年五個節(jié)點’戰(zhàn)略的一個重要里程碑，也是我們在 2030 年實現(xiàn)封裝中萬億晶體管的道路上的一個重要里程碑。使用試驗工藝節(jié)點和后續(xù)測試芯片使我們能夠降低背面電源的風險我們領先的工藝節(jié)點，使英特爾在將背面功率傳輸推向市場方面領先于競爭對手。”
Ben Sell，英特爾技術開發(fā)副總裁
英特爾表示，他們已將 PowerVia 的開發(fā)與晶體管開發(fā)分開，以確保它能夠為基于 Intel 20A 和 18A 工藝節(jié)點做好準備。
英特爾在其自家測試節(jié)點上進行了測試，最終證實能夠非常有效地利用芯片資源，其單元利用率超過 90%，同時有望降低成本，使芯片設計人員的熱特性。能夠在其產(chǎn)品中實現(xiàn)更高的性能和效率。
技術方面，測試顯示英特爾平臺電壓下降改善達 30% 以上，E 核頻率收益高達6%，而且英特爾還在 PowerVia 測試芯片中實現(xiàn)了與邏輯縮放預期的更高功率密度相符
英特爾將于 6 月 11 日至 16 日在日本京都舉行的 VLSI 研討會上以兩篇論文的形式展揭曉更多細節(jié)，屆時IT之家也將為大家?guī)砀鄨蟮馈?/p>
