芝能智芯出品
半導(dǎo)體器件的特征尺寸不斷縮小至2納米及以下，這對(duì)計(jì)量和檢測(cè)技術(shù)提出了前所未有的挑戰(zhàn)，在新工藝不斷推向前沿的情況下，如何檢測(cè)3D結(jié)構(gòu)、埋藏缺陷并提高檢測(cè)靈敏度，成為了半導(dǎo)體制造中的關(guān)鍵難題。
半導(dǎo)體工藝節(jié)點(diǎn)的不斷演進(jìn)，計(jì)量和檢測(cè)技術(shù)在確保良率和工藝控制中的作用愈發(fā)重要。
數(shù)據(jù)是21世紀(jì)的黃金，但真正理解數(shù)據(jù)才是關(guān)鍵。這句話形象地說明了當(dāng)前半導(dǎo)體行業(yè)中的數(shù)據(jù)過剩問題，真正的價(jià)值隱藏在數(shù)據(jù)背后，必須依靠合適的工具和技術(shù)從中挖掘出對(duì)生產(chǎn)有用的信息。
Part 1半導(dǎo)體行業(yè)3D架構(gòu)帶來的新挑戰(zhàn)
計(jì)量工具供應(yīng)商不僅需要滿足當(dāng)前工藝節(jié)點(diǎn)的需求，還要提前準(zhǔn)備應(yīng)對(duì)下一代工藝節(jié)點(diǎn)。無論是邏輯芯片、內(nèi)存，還是電源模塊和傳感器，市場(chǎng)對(duì)更高精度、更小缺陷檢測(cè)的要求日益嚴(yán)格。這使得計(jì)量和檢測(cè)技術(shù)成為了確保半導(dǎo)體工藝可靠性的關(guān)鍵要素之一。
半導(dǎo)體設(shè)計(jì)逐漸轉(zhuǎn)向3D架構(gòu)，檢測(cè)和計(jì)量技術(shù)也需要適應(yīng)這些新的工藝變化。傳統(tǒng)的平面檢測(cè)方法已經(jīng)無法完全滿足前沿技術(shù)的要求。例如，3D系統(tǒng)架構(gòu)意味著檢測(cè)埋藏在金屬中的空隙，這種結(jié)構(gòu)中的隱藏缺陷往往難以被傳統(tǒng)的光學(xué)技術(shù)檢測(cè)到。
對(duì)于納米級(jí)的缺陷，尤其是在納米片晶體管、CFET（互補(bǔ)場(chǎng)效應(yīng)晶體管）以及基于混合鍵合的3D-IC中，檢測(cè)和計(jì)量的要求更加苛刻。
以EUV（極紫外光刻）為例，當(dāng)前的計(jì)量技術(shù)仍然面臨著如何在如此小的尺度下確保檢測(cè)精度的問題。
據(jù)ASML預(yù)測(cè)，在未來10年內(nèi)，每個(gè)關(guān)鍵工藝參數(shù)的控制精度都需要達(dá)到亞納米級(jí)，這對(duì)現(xiàn)有技術(shù)提出了巨大的挑戰(zhàn)。
光學(xué)檢測(cè)和基于SEM（掃描電子顯微鏡）的工具仍然是主流，但隨著節(jié)點(diǎn)的縮小，光學(xué)檢測(cè)正逐漸失去優(yōu)勢(shì)。例如，光學(xué)檢測(cè)在波長(zhǎng)和分辨率方面正被推向極限，盡管光學(xué)檢測(cè)在速度和吞吐量上具有優(yōu)勢(shì)，但其靈敏度和分辨率已難以滿足先進(jìn)工藝的需求。
許多公司正在探索光學(xué)檢測(cè)與其他技術(shù)的結(jié)合。例如，ASML提出的光學(xué)到SEM審查降采樣方法，通過智能化的降采樣技術(shù)來提高檢測(cè)精度，減少虛假缺陷的數(shù)量。
這一技術(shù)結(jié)合了設(shè)計(jì)感知和工藝感知，使得光學(xué)檢測(cè)能夠更加高效地處理高干擾環(huán)境中的缺陷。
Part 2混合鍵合的計(jì)量與檢測(cè)
隨著混合鍵合技術(shù)的興起，計(jì)量與檢測(cè)技術(shù)在這一工藝中也變得尤為重要。
混合鍵合技術(shù)通過將小銅墊聚集在一起形成電連接，但在實(shí)際工藝中，由于銅的凹陷或過量沉積，可能會(huì)導(dǎo)致開路或短路等問題，晶圓廠需要精確測(cè)量銅的凹陷深度，以確保鍵合的可靠性。
白光干涉法（WLI）是一種常用于混合鍵合前的檢測(cè)技術(shù)，它能夠?qū)A邊緣的CMP（化學(xué)機(jī)械拋光）滾落進(jìn)行表征，并測(cè)量鍵合前銅墊的凹陷深度。
而AFM（原子力顯微鏡）則提供了氧化物和銅之間的精確偏移，通過結(jié)合WLI和AFM的優(yōu)勢(shì)，可以更全面地檢測(cè)和表征混合鍵合過程中可能存在的缺陷。
在前沿工藝中，尤其是納米片晶體管和CFET等新技術(shù)的應(yīng)用中，散射測(cè)量法（scatterometry）正在逐漸成為一種重要的計(jì)量工具。散射測(cè)量法結(jié)合了光譜橢圓偏振法和反射法，可以通過對(duì)散射光圖案的分析來計(jì)算周期性結(jié)構(gòu)的特征尺寸。
紅外散射測(cè)量法特別適用于檢測(cè)具有相似光學(xué)特性的材料，例如二氧化硅和氮化硅電介質(zhì)之間的對(duì)比度。這種技術(shù)能夠更好地表征3D NAND通道中的氮化硅凹槽，并在CFET設(shè)備的垂直堆疊結(jié)構(gòu)中發(fā)揮作用。
隨著工藝的不斷演進(jìn)，散射測(cè)量法的靈敏度和精度也在不斷提高，成為了未來計(jì)量和檢測(cè)中的重要工具。
數(shù)據(jù)量的不斷增加，半導(dǎo)體行業(yè)逐漸引入了機(jī)器學(xué)習(xí)技術(shù)來處理和分析大量的檢測(cè)數(shù)據(jù)，機(jī)器學(xué)習(xí)可以用于改善散射測(cè)量法的結(jié)果與AFM參考數(shù)據(jù)之間的相關(guān)性，提高CD-SEM測(cè)量的信噪比。
機(jī)器學(xué)習(xí)還可以用于優(yōu)化光學(xué)檢測(cè)的靈敏度，通過智能化算法識(shí)別真正的缺陷，并減少虛假缺陷的數(shù)量。
西門子EDA的Calibre SONR產(chǎn)品就是一個(gè)典型例子，它利用人工智能驅(qū)動(dòng)的算法進(jìn)行光學(xué)到SEM的審查降采樣，有效提高了缺陷命中率和檢測(cè)效率。
控制工藝變異性一直是半導(dǎo)體行業(yè)中的關(guān)鍵問題之一，晶圓內(nèi)部、晶圓之間以及批次之間的工藝變異性都可能對(duì)最終的產(chǎn)品良率產(chǎn)生重大影響。例如，晶圓上芯片的表現(xiàn)通常呈現(xiàn)環(huán)形分布，即晶圓中心和邊緣的芯片表現(xiàn)較差，而位于中間環(huán)形區(qū)域的芯片表現(xiàn)最佳。
為了更好地跟蹤和管理芯片的工藝性能，晶圓廠通常會(huì)為每個(gè)芯片分配一個(gè)唯一的標(biāo)識(shí)符。這一標(biāo)識(shí)符能夠幫助工程師追蹤芯片的制造歷史，識(shí)別潛在的工藝缺陷，并確保器件在整個(gè)生命周期中的可追溯性。
小結(jié)
工藝節(jié)點(diǎn)的不斷推進(jìn)，半導(dǎo)體行業(yè)的計(jì)量和檢測(cè)技術(shù)正面臨前所未有的挑戰(zhàn)。3D結(jié)構(gòu)的普及、新材料的應(yīng)用以及更復(fù)雜的封裝工藝都對(duì)現(xiàn)有的計(jì)量與檢測(cè)技術(shù)提出了更高的要求。
隨著2納米及以下工藝節(jié)點(diǎn)的成熟，半導(dǎo)體行業(yè)的計(jì)量與檢測(cè)技術(shù)將繼續(xù)演變，成為推動(dòng)工藝創(chuàng)新的核心力量。
