圖片來自 iStock
硅晶體管在信號的放大和開關(guān)中起著關(guān)鍵作用，幾乎在所有電子設(shè)備中都不可或缺，從智能手機到汽車無不如此。然而，硅半導(dǎo)體技術(shù)因一種基本的物理極限所制約，無法在低于某個電壓的情況下運行。
這種極限被稱為“玻爾茲曼壓制”，限制了計算機及其他電子設(shè)備的能效，尤其在當(dāng)前人工智能技術(shù)飛速發(fā)展的背景下，能效問題尤為突出。
為了解決硅材料的這一根本性限制，MIT 的研究人員采用一套獨特的超薄半導(dǎo)體材料，制造出一種不同類型的三維晶體管。
他們的器件采用僅幾納米寬的垂直納米線設(shè)計，能在遠低于傳統(tǒng)設(shè)備的電壓下高效運行，同時性能媲美最先進的硅晶體管。
“這種技術(shù)有可能取代硅，使之具備目前硅材料的所有功能，但能效更高，”MIT 博士后、論文主要作者 Yanjie Shao 說。
這些晶體管利用量子力學(xué)特性，在幾平方納米的面積內(nèi)實現(xiàn)了低電壓操作與高性能的平衡。由于體積極小，這些 3D 晶體管能夠在計算機芯片上實現(xiàn)更高的集成密度，從而造就快速而高效的電子設(shè)備。
“在傳統(tǒng)物理學(xué)的框架下，我們能走的路有限。但 Yanjie 的研究展示了通過不同的物理機制，我們能取得更好的成果。盡管這種技術(shù)商業(yè)化面臨諸多挑戰(zhàn)，但從概念上看，這確實是一項突破，”論文的資深作者、MIT 電氣工程與計算機科學(xué)系（EECS）Donner 工程教授 Jesús del Alamo 說。
該論文的合作者還包括 MIT 核工程系東京電力公司教授兼材料科學(xué)與工程教授 Ju Li、EECS 研究生 Hao Tang、MIT 博士后 Baoming Wang，以及來自意大利烏迪內(nèi)大學(xué)的教授 Marco Pala 和 David Esseni。該研究成果發(fā)表在 Nature Electronics 期刊上。
超越硅的極限
在電子設(shè)備中，硅晶體管通常用作開關(guān)。對晶體管施加電壓后，電子會跨越一個能壘，從而使晶體管從“關(guān)”變?yōu)椤伴_”，即完成一次開關(guān)操作。通過這種開關(guān)過程，晶體管以二進制方式進行計算。
晶體管的“開-關(guān)”斜率反映了開關(guān)轉(zhuǎn)換的陡峭程度。斜率越陡，開啟晶體管所需電壓越低，能效也越高。
但由于電子在跨越能壘時的運動方式，玻爾茲曼壓制要求晶體管在室溫下需要一個最低電壓才能完成切換。
為了突破硅材料的物理極限，MIT 的研究人員采用了不同的半導(dǎo)體材料組合銻化鎵和砷化銦，并利用量子力學(xué)中的一種獨特現(xiàn)象量子隧穿，設(shè)計了新型器件。
量子隧穿指的是電子穿透障礙的能力。研究人員制作的隧穿晶體管利用這一特性，使電子不必跨越能壘，而是穿透能壘，從而完成切換。
“現(xiàn)在，開啟和關(guān)閉設(shè)備變得非常容易，”Shao 說道。
不過，雖然隧穿晶體管可以實現(xiàn)較陡的開關(guān)斜率，但通常電流較低，限制了其在高性能應(yīng)用中的表現(xiàn)。為了滿足復(fù)雜應(yīng)用需求，需要更高的電流來驅(qū)動強大的晶體管開關(guān)。
精細制造
利用 MIT.nano 納米級研究設(shè)施中的工具，工程師們能夠精確控制晶體管的三維結(jié)構(gòu)，構(gòu)建出直徑僅為 6 納米的垂直納米線異質(zhì)結(jié)構(gòu)。目前，這被認為是全球已報道的最小 3D 晶體管。
如此精密的工程設(shè)計使他們能夠在實現(xiàn)高電流的同時保持陡峭的開關(guān)斜率。這是通過一種稱為量子限域的現(xiàn)象實現(xiàn)的。
量子限域發(fā)生在電子被限制在一個極小空間中無法自由運動的情況下。在這種條件下，電子的有效質(zhì)量和材料特性發(fā)生變化，使電子更容易穿過能壘。
由于晶體管體積極小，研究人員可以在制造極薄能壘的同時，設(shè)計出非常強的量子限域效應(yīng)。
“我們在設(shè)計這些材料異質(zhì)結(jié)構(gòu)方面有很大的靈活性，從而能夠?qū)崿F(xiàn)非常薄的隧穿能壘，這使我們能夠獲得非常高的電流，”Shao 說。
制造足夠小的器件以實現(xiàn)這一目標(biāo)是一個重大挑戰(zhàn)。
“我們現(xiàn)在真的進入了單納米級的尺寸領(lǐng)域。全球只有少數(shù)團隊能在這一范圍內(nèi)制作出高質(zhì)量的晶體管。Yanjie 在如此極小的尺寸下制造出性能良好的晶體管，能力非凡，”del Alamo 說。
測試表明，這些器件的開關(guān)斜率小于傳統(tǒng)硅晶體管的物理極限，其性能也比同類隧穿晶體管高出約 20 倍。
“這是我們第一次在這種設(shè)計中實現(xiàn)如此陡峭的開關(guān)斜率，”Shao 補充道。
目前，研究人員正努力改進制造工藝，以使整個芯片上的晶體管更為一致。在如此微小的器件中，哪怕1納米的差異都會影響電子行為并改變器件的運行表現(xiàn)。他們還在探索垂直鰭狀結(jié)構(gòu)，以進一步提高芯片上器件的一致性。
“這項工作朝著正確的方向前進，大幅提升了斷帶隧穿場效應(yīng)晶體管（TFET）的性能，展示了極陡斜率與創(chuàng)紀(jì)錄的驅(qū)動電流，凸顯了小尺寸、強限域效應(yīng)以及低缺陷材料和界面的重要性，這些特性是通過精湛的納米尺寸控制工藝實現(xiàn)的，”納米電子研究機構(gòu) imec 的高級技術(shù)員 Aryan Afzalian 評論道，他并未參與該項研究。
這項研究部分由英特爾公司資助。
原文鏈接：
https://news.mit.edu/2024/nanoscale-transistors-could-enable-more-efficient-electronics-1104
